요 약 본 논문에서는 스캔 체인의 레이아웃 거리를 고려한 효율적인 Test Wrapper 설계 방식을 제안한다. SoC내의 스캔체인들을 테스트하기 위해서는 외부 TAM 라인(line)에 각 스캔체인들을 할당해야 한다. IP 내에 존재하 는 스캔체인들은 정상모드에서는 타이밍 위반(Timing Violation)이 발생하지 않도록 레이아웃이 되지만, 테스트 모드 에서는 TAM 라인(line)과 연결되는 스캔체인들 간에 부가적인 레이아웃 거리를 갖게 되므로 스캔체인에서 타이밍 위 반이 발생될 수 있다. 본 논문에서는 타이밍 위반이 발생하지 않도록 체인간 레이아웃거리를 고려하여 스캔체인을 할 당하는 새로운 test wrapper 설계 방식을 제안하였다.
// L(Si): 스캔체인 Si의 길이 // Pi: TAM 라인 sort Si such that L(S1)>=L(S2)--L(Sy); for(i=1; i<=m; i++) Pi = Si; for(i=m+1; i <= y; i++) select k ∈{j| L(Pj) = min 1≦x≦m L(Px)}; Pk = Pk ∪ Si; return max 1≦x≦m L(Px); 2) FFD(C) 알고리즘 // C: 한계치 sort Si such that L(S1)>=L(S2)--L(Sy); j=1; for(i=1; i <= y; i++) while(1) if((L(Pj) + L(Si)) <= C) Pj = Pj ∪ Si
